[반도체IP 개발사] RTL Design/Verification Engineer

포지션 상세 정보

기술스택

Linux
Java
Python
Verilog
FPGA
C
Perl

주요업무

• 개발된 HW IP의 value-added 기능 설계(RTL coding)및 검증(simulation and synthesis) 및 유지  보수
• 개발 중인 HW IP에 대한 검증 환경 setup 및 Debugging
• 개발 완료된 Product에 대한 Customer 지원

자격요건

• 전자(공학)과 출신(학사 or 석사)
• Verilog & C 기본 지식 보유

우대사항

• Python/Perl/JAVA/Shell Script에 대한 지식 보유
• Video Codec에 대한 지식 보유
• FPGA Development Environment 경험
• 영어 활용 가능자

복지 및 혜택

• 유연근무 (Core Time만 운영)
• 선택적 복리후생비 연 300만원 지급
• 건강검진 연 70만원 상당 제공
• 사내 동호회비 지원
• 어학 교육비 지원 등

채용절차 및 기타 지원 유의사항

[채용 절차]
• 서류전형 > 온라인 적합성 검사 > 실기TEST 및 기술 인터뷰 > 동료 인터뷰 > 최종 합격
※ 상황에 따라 절차가 변동될 수 있습니다.

[지원 시 주의 사항]
• 3개월의 수습기간을 예정하고 있습니다.(수습기간 동일 급여/복리후생 적용)